双核64位服务器技术知识_

服务器技术小知识
64位计算

    由于x86架构服务器32位计算能力的限制，使得“企业计算平台统一化”的进程在经历了前几年高速发展之后，开始遇到了重要瓶颈。64位计算与32位计算的最大区别在于“寻址能力”和“数据处理能力”，64位计算平台基于64位长的“寄存器”，提供比32位更大的数据带宽和寻址能力。
　　基于x86服务器的Intel至强处理器（Nocona）、AMD Opteron以64位计算，有效解决32位计算系统之瓶颈。并且，伴随新至强发布的DDR2、PCI-EXPRESS等芯片组的升级，也为系统性能整体的提升提供了有力支持。随着Intel和AMD同在低端服务器领域发起64位普及攻坚战，基于X86服务器的64位应用需求可能受到激发，相关应用增长就可能存在一个激增点。

双核和多核处理器

　　多核技术也称为芯片上多处理器技术（CMP），目前已经成为当前微处理器发展的方向。多内核的想法脱胎于摩尔定律（芯片上晶体管的数目每两年增加一倍）。过去，为了增加高速缓存（用于快速数据访问的集成的存储池）的尺寸，或者为了增强其它提高性能的部分（比如指令水平并行度--允许芯片每个时钟周期执行多个任务），经常要使用更多的晶体管。但是，现在芯片厂商用更多的晶体管来制造更多核心，以提高性能，这种方法不会显著增加芯片功耗。

存储技术

   SATA（串行ATA）是作为前期并行ATA（PATA）的硬盘接口的升级技术而出现的，由于采用串行方式传输数据而知名。由于其具有成本低、数据传输速度高、可*性强、扩配实现简单、减少系统布线的复杂度等优点，受到业界的重视和欢迎。随着2004年SATA技术逐渐成熟，该标准的硬盘已经正式取代了传统的PATA硬盘，成为了中低端服务器的标准配置。与此同时，业界为了满足SATA硬盘的发展需要，在关键的芯片设计时，不仅考虑到SATA接口的连接，同时为了提高数据的传输性能和保证数据的安全性，提出了SATA raid技术。该技术不需要额外的硬件成本，就可以实现用户的数据保护和性能提升。
   SCSI标准作为成熟而稳定的存储技术，在2005年仍将是中端服务器的主要配置。和上面的SATA raid技术一样，为了迎合那些对成本比较敏感的用户需要，出现了基于SCSI控制器的Hostraid技术，把基本的传输数据性能的提升和数据的保护功能融合在控制器内，利用基本投资实现更多的有利选择。SAS作为新一代的SCSI技术，也将在2005年正式出现。和上述的SATA硬盘相同，都是采用串行技术以获得更高的传输速度，并通过缩短连结线改善服务器内部空间。SAS是并行SCSI接口之后开发出的全新接口。此接口的设计是为了改善存储系统的效能、可用性和扩充性，而且提供与SATA硬盘的兼容性。预计会给中低端的服务器存储方式带了大的变化。

PCI-E技术

   与传统PCI以及更早期的计算机总线的共享并行架构相比，PCI Express采用设备间的点对点串行连接(serial interface)。即允许每个设备都有自己的专用连接，是独占的，并不需要向整个总线请求带宽；同时利用串行的连接特点将能轻松将数据传输速度提到2.5Gbit/s的单向单线连接的频率，达到远超出PCI总线的传输速率。针对不同的设备可以实现x1，x2，x4，x8，x12，x16和x32灵活的配置，满足带宽的不同要求。串行连接还可以大大减少电缆间的信号和电磁干扰，由于传输线条数有所减少，更能节省空间和连接更远的距离，简化了PCB的设计，降低了系统成本。

ECC内存技术

　　ECC的英文全称是“ Error Checking and Correcting”（错误检查和纠正），ECC不是一种内存类型，只是一种内存技术。ECC纠错技术也需要额外的空间来储存校正码，但其占用的位数跟数据的长度并非成线性关系。
   通俗地讲，一个8位的数据产生的ECC码要占用5位的空间，而一个16位数据ECC码只需在原来基础上再增加一位，也就是6位；而32位的数据则只需再在原来基础增加一位，即7位的ECC码即可，如此类推。ECC码将信息进行8比特位的编码，采用这种方式可以恢复1比特的错误。每一次数据写入内存的时候，ECC码使用一种特殊的算法对数据进行计算，其结果称为校验位（check bits）。然后将所有校验位加在一起的和是“校验和”（checksum），校验和与数据一起存放。当这些数据从内存中读出时，采用同一算法再次计算校验和，并和前面的计算结果相比较，如果结果相同，说明数据是正确的，反之说明有错误，ECC可以从逻辑上分离错误并通知系统。当只出现单比特错误的时候，ECC可以把错误改正过来不影响系统运行。
   除了能够检查到并改正单比特错误之外，ECC码还能检查到（但不改正）单DRAM芯片上发生的任意2个随机错误，并最多可以检查到4比特的错误。当有多比特错误发生的时候，ECC内存会生成一个不可隐藏（non-maskable interrupt）的中断（NMI），会中止系统运行，以避免出现数据恶化。ECC内存技术虽然可以同时检测和纠正单一比特错误，但如果同时检测出两个以上比特的数据有错误，则无能为力。

文章作者：未知